直击3nm技术之战：全球三巨头严阵以待

直击3nm技术之战：全球三巨头严阵以待原创 传感器专家网 2020-04-17 18:12:36

在半导体制造中，3纳米工艺是继5纳米MOSFET技术节点之后的下一个芯片缩小。截至2020年，三星和台积电已宣布计划将3 nm半导体节点投入商业生产。

一：3nm技术的发展历史与现状

MOSFET技术最早是在1985年出现的。

1985年，日本电报电话公司（NTT）的研究小组制造了一种MOSFET（NMOS）器件，其沟道长度为150 nm，栅氧化层厚度为2.5 nm。

1998年，美国超微（AMD）研究团队制造了MOSFET（NMOS）器件，其沟道长度为50 nm，氧化物厚度为1.3 nm。

2003年，NEC的一个研究小组使用PMOS和NMOS工艺制造了第一批沟道长度为3 nm的MOSFET。

2006年，韩国科学技术高等研究院（KAIST）和国家纳米晶圆中心的团队开发了一种3纳米宽度的多栅极MOSFET，这是世界上最小的纳米电子器件，基于栅极-全方位（GAA FET）技术。

很明显，在发展的前20多年里，多栅极MOSFET技术都是作为一种前沿科技在实验室里进行研究与演示。之后，随着半导体先进制程的快速发展与市场需求的驱动下，多栅极MOSFET技术作为3nm先进制程的实现技术，开始走上商业化道路——量产。

2016年底，台积电宣布计划建设一个5 nm至3 nm节点半导体制造厂，投资额约为157亿美元。2017年9月29日，台积电宣布未来3nm制程晶圆厂，落脚台湾台南市的南部科学工业园区，并计划在2023年开始批量生产3 nm工艺节点。

在2018年初，IMEC和Cadence表示他们已经使用极端紫外线光刻（EUV）和193 nm浸没式光刻技术制作了3 nm测试芯片。

在2019年初，三星提出了计划在2021年在3纳米节点制造3纳米GAAFET（全能栅极场效应晶体管）的计划；三星的半导体路线图还包括8、7、6、5和4 nm节点的产品。

在2019年12月，英特尔宣布了2025年3纳米生产的计划。

2020年1月，三星宣布生产世界上第一个3 nm GAAFET工艺原型，并表示将在2021年实现批量生产。

二：三星先发制人，台积电神秘前行，英特尔热衷堆叠晶体管

迄今为止，在3nm制程上，业内只有两家公司具有此竞争能力，一家是台积电，另一家是三星。

在先进制程上，台积电毫无疑问是龙头。无论是已成熟量产的7nm，还是走向量产的5nm，台积电都处于全球领先的地位。早在2017年3月，台积电第一代7nm芯片的良品率就已达到76%，而今，这一数字早已提升至90%以上。5nm方面，在格罗方德苦守12nm、Intel难咽10nm之时，台积电的5nm订单已接到手软。

而在3nm节点上，台积电进行了大量投资。2019年，它宣布已投资195亿美元建设3nm工厂，并将于2020年正式开始建设。但是，技术细节仍在保密中。

据悉，2020年台积电的资本支出为15 ~16亿美元，它将把这笔款项的80％用于先进的产能扩展，包括7nm，5nm和3nm。

2020年4月16日，魏哲家表示，台积电3 纳米进度符合预期，研发未受疫情影响，预计 2021 年进入风险性试产，目标 2022 年下半年量产；在评估所有不同的技术选项后，台积电决定采用 FinFET(鳍式场效电晶体) 架构，可提供更具成本与效能的方案。

台积电还将在2020年4月举行一次特别的新闻发布会，其中将披露3nm工艺的细节。

而相比于台积电秘密地进行3nm研发，三星显得高调些。

在2019年的日本SFF会议上，三星宣布了3nm工艺，将采用GAA环绕栅晶体管技术，而放弃采用FinFET晶体管。与目前的7nm工艺相比，三星3nm工艺可将核心面积减少45％，功耗降低50％，性能提高35％。并将于2021年提供首批样品，2022年量产。

从三星公布的3nm工艺细节来看，相较于台积电，三星要靠谱的多，也一直在3nm上呈现领跑态势。

三星计划在2030年之前投资1,160亿美元建立半导体生态系统。由于三星在7nm和5nm节点上落后于台积电，因此三星押注于3nm节点，并希望超越台积电成为该节点上最大的晶圆代工厂。因此，三星对3nm工艺寄予厚望，并将于2021年实现量产。

除了三星和台积电，英特尔也发声加入3nm之战。

据英特尔未来十年（2019-2029）的制造路线图显示：2021年为7nm，2023年为5nm，2025年为3nm，2027年为2nm，2029年为1.4nm。

英特尔2019-2029年制程路线图 Source: ANANDTECH

从流程路线图来看，英特尔将按照每两年一次主要节点更新的节奏进行。而3nm，排到了2025年来实现。

相比于三星、台积电，英特尔就更是雄心勃勃，各方面消息表明其将在5nm节点直接放弃FinFET晶体管，转向GAA环绕栅极晶体管。几年前，英特尔就谈到使用2023年以来的第一批GAA晶体管。但具体英特尔能否实现，何时实现，那就是另外一个问题了。

同时，英特尔还致力于堆叠晶体管。在高级封装领域，英特尔一直处于领先地位。在IEEE IEDM 2019会议上，英特尔介绍了在硅FinFET上堆叠锗纳米带晶体管及其将取代Foveros的全方向互连的研究。

英特尔高级研究员兼组件研究总监Robert Chau认为，整体缩放和系统缩放是未来十年内将推动摩尔定律的两个领域。前者是由经典的晶体管缩放和创新驱动的，后者是由封装和互连的进步驱动的。

三：GAA晶体管 VS FinFET晶体管，谁将是3nm技术路线的主流？

在3nm技术发展过程中，除了厂商激战，技术路线走向也是众人关注的焦点之一。未来，是栅极全能晶体管 （GAA），还是改进后的FinFET晶体管，会成为主流的半导体技术呢？

现有半导体制造的主流工艺往往采用“鳍片晶体管”也就是 FinFET 技术进行，它成功地延续了 22nm 以下数代半导体工艺的发展。 FinFET 技术通过将漏极和源极“立起来”，栅极再垂直构造，克服了势垒隧道效应导致电流泄露的问题。从 22nm 时代开始，FinFET 就成为各家厂商用于缩小晶体管尺寸的法宝。

但是，随着晶体管尺度向 5nm 甚至 3nm 迈进，FinFET 本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。

因此，FinFET想走到3nm阶段，必然是需要改进的。而日前龙头台积电已经决定采用 FinFET(鳍式场效电晶体) 架构，说明台积电已经找到了可行的改进方案。

与此同时，Gate-All-Around 环绕式栅极技术（简称为 GAA技术）登场。GAA作为全新的工艺，受到多家半导体制造商的青睐。目前主要的半导体制造商都在开发GAA晶体管。

GAA晶体管是场效应晶体管（FET），其栅极缠绕在超薄沟道的所有四个侧面上。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状（可以理解为棍状）或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现 MOSFET 的基本结构和功能。

这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比 FinFET 的三面包裹更为顺畅。在应用了 GAA 技术后，业内估计基本上可以解决 3nm 乃至以下尺寸的半导体制造问题。

基于GAA的FET（GAA FET）可以以多种形式存在。

● 比较常见的纳米线技术，也就是穿透栅极的鳍片采用圆柱或者方形截面；

● 板片状结构多路桥接鳍片，穿透栅极的鳍片被设计成水平板状或者水平椭圆柱状（长轴和基地平行）截面；

● 六角形截面纳米线技术，顾名思义，纳米线的截面是六边形；

● 纳米环技术，穿透栅极的鳍片采用环形方案。

这四个主流技术是目前 GAA 研究的主流方向。

基于纳米线的GAA FET，通常用于低功耗设计，但制造困难。

而板片状结构多路桥接鳍片，是从超薄水平面制作通道，这在性能和连续缩放方面具有优势。三星基于纳米片的GAAFET就属于这类，三星称之为多桥沟道FET或MBCFET，三星认为 FinFET 在 5nm 和 4nm 工艺节点上都依旧有效，因此在 3nm 时代三星才开始使用新的 MBCFET 技术,它能够绕过所有当前的物理和电气障碍。

三星给出的从 2D 晶体管到 GAA 技术，电压曲线示意图

MBCFET GAA技术可确保栅极不仅在通道的顶部和侧面，而且在通道的下方。这种水平栅环绕结构使GAA设计具有较高的面积效率，因为晶体管是垂直堆叠的，而不是横向堆叠的。

FinFET设计中的晶体管宽度是固有量化的，而MBCFET GAA则使设计人员可以像传统的平面体块技术一样灵活地选择晶体管宽度。

通过使用MBCFET，三星希望节省50％的功耗，多30％的功耗和减少45％的芯片空间。另据三星称，MBCFET应使用与FinFET相同的制造工具，这将使转换相当容易。

另外，值得一提的是，目前，GAA的成本非常昂贵。

IBS 给出了数据显示了从 65nm 到 5nm 时代，不同工艺设计芯片的成本情况。其中 28nm 工艺的成本为 0.629 亿美元，但到了 5nm 时代，成本将暴增至 4.76 亿美元，在 3nm GAA 时代，这个数值将进一步提升。三星宣称 3nm GAA 技术的成本比 5nm 会上升一些，可能会超过 5 亿美元。

不同工艺时代典型的芯片流片的成本图，可见 28nm 之后成本开始迅速上升

昂贵的价格相对应的是极高的工艺难度。三星给出的有关制造 GAA 晶体管的工艺过程显示，GAA 的制造和传统的 FinFET 有一定的相似之处，但是其技术要求更高，难度也更大一些。

如今，3nm的技术路线已经呈现两个不同的走向。

三星选择栅极全能晶体管（GAA）来进行3nm制程，但台积电选择改进FinFET晶体管，而这两种技术路线将在将来影响许多高端芯片的选择。

尽管如今台积电的3nm没采用GAA，但主流厂商包括三星、台积电、英特尔和中芯国际等都对 GAA 技术表示兴趣或者已经开始试产，所以相信未来半导体领域肯定有GAA的位置。但GAA 技术究竟是不是 5nm 之后甚至 3nm 和更远时代的最佳选择呢？时间会告诉我们。

我知道答案 本帖寻求最佳答案回答被采纳后将获得系统奖励10 天空金币 , 目前已有1人回答

楼主就是我的榜样哦